大学サイト   学部サイト   学科サイト   EnglishPages
 
旧尾家・塚本研究室です.尾家祐二 現・九州工業大学学長の情報は こちら.
   
研究業績


スライス化ルータアーキテクチャにおけるバッファ/転送エンジン省電力化に関する研究
著者
  和田秀一
 
雑誌名/会議名
  2013 年 3 月
 
アブストラクト
  近年,インターネットの需要急増により転送トラヒック量が大幅に増加しており,これら を収容するネットワーク機器の増加,高性能化による消費電力の大幅な増加が懸念される. 近年の使用電力削減の要求から,消費電力の大きなルータの省電力化は急務である. 通常のルータは,転送トラヒック量に関わらず常に100%の能力で動作する.しかし,転送 トラヒック量に応じて処理能力が変更可能であれば,余剰機能を停止することで,省電力化 を実現できる.そこで,ルータの各コンポーネントをLSIレベルで分割し,要求性能に応じ て動作/停止させることを可能とする「スライス化(スライシング)ルータアーキテクチャ」 が提唱されている.ネットワーク機器のバッファメモリに広く用いられているeDRAM-LSI は使用率に関わらず,LSI全体のリフレッシュ動作により常に一定電力を消費するが,スラ イス化により不要なスライス内部へのリフレッシュ電流を遮断することで,省電力効果が期 待できる.また,転送エンジン部分の消費電力量はポート転送速度が低い程小さいという特 徴を利用し,転送トラヒック量に応じてポートスライスを制御し,ポート転送速度を切替え ることで省電力化を実現できる. そこで本研究では,ルータの主要コンポーネントであるバッファメモリと転送エンジン部 分をスライス化する「スライス化ルータアーキテクチャ」による省電力化に関する効果を調 査し,本手法の有効性を検討する.結果より,転送性能の劣化を抑制した有効な省電力性能 が得られることを明らかにした.
 
キーワード
  Green IT
 
記述言語
  Japanese
 
 

web_admin [ at ] infonet.cse.kyutech.ac.jp /  Copyright (c) 2016 Oie & Tsukamoto Laboratory, All Right Reserved.